Nhanh chóng phân tích từ bức ảnh của A6 SoC tại sự kiện ra mắt iPhone 5 cho tất cả chúng ta biết về tốc độ bộ nhớ, giao diện và băng thông của nền tảng mới. Thường thì, A6 có chức năng PoP kết hợp với chip SoC và DRAM. Gói DRAM xếp chồng lên nhau giúp tiết kiệm không gian, được đặt bên trong các thiết bị nhỏ như điện thoại thông minh. Ngăn xếp PoP khá phổ biến trong tất cả các điện thoại thông minh hiện đại.
Apple không che dấu các chi tiết từ hình ảnh A6 của mình tại sự kiện ra mắt, điều này cho chúng tôi biết được một số phần của K3PE7E700F-XGC2 Samsung. Qua điều hướng với nhiều mánh khoé trong chỉ dẫn sản phẩm của Samsung, Brian Klug cho chúng tôi biết các chi tiết. K3P chỉ cho chúng ta biết nhiều về bộ nhớ LPDDR2dual-channel với kênh 32-bit. E7E7 cho chúng ta biết mật độ của mỗi DRAM die (512MB per die, 1GB tổng số). Hai hai đặc tính sau cùng cung cấp cho chúng tôi biết chu kỳ thời gian / tỷ lệ dữ liệu, của 1066MHz.
Bảng biểu đồ xếp hạng memory bandwidth:
Khoảng 33% đỉnh memory bandwidth cao hơn so với iPhone 4S, điều chắc chắn có thể giúp GPU nhanh hơn và màn hình hiển thị có độ phân giải cao hơn. Nhiều nhà cung cấp đã bán LPDDR2-1066, vì vậy không có gì quá ngạc nhiên ở đây. Có thể hiểu iPhone 5 băng thông thấp hơn hơn so với iPad thế hệ thứ 3 và các yêu cầu hiển thị / GPU gần như không cao.
Memory clocks sẽ tác động đến băng thông bộ nhớ nhiều hơn. Đó là chưa rõ ràng liệu A6 có cải thiện chip điều khiển bộ nhớ của Apple được triển khai trong A5 hay không. Kiến trúc ARM (đặc biệt là trong thế hệ A9) thường đước gán cho là băng thông bộ nhớ có hiệu quả. Chúng tôi sẽ phải chờ xem điều gì sẽ xảy ra cho A6.
Không có nhận xét nào:
Đăng nhận xét